本條目存在以下問題，請協助改善本條目或在討論頁針對議題發表看法。
此條目需要补充更多来源。 (2017年5月4日)请协助補充多方面可靠来源以改善这篇条目，无法查证的内容可能會因為异议提出而被移除。致使用者：请搜索一下条目的标题（来源搜索："内存时序" — 网页、新闻、书籍、学术、图像），以检查网络上是否存在该主题的更多可靠来源（判定指引）。
此條目翻譯品質不佳。翻譯者可能不熟悉中文或原文語言，也可能使用了機器翻譯。請協助翻譯本條目或重新編寫，并注意避免翻译腔的问题。明顯拙劣的翻譯請改掛{{d|G13}}提交刪除。
此條目需要精通或熟悉相关主题的编者参与及协助编辑。請邀請適合的人士改善本条目。更多的細節與詳情請參见討論頁。
記憶體時序（英語：Memory timings或RAM timings）是描述同步動態隨機存取存储器（SDRAM）性能的四个参数：CL、TRCD、TRP和TRAS，單位為時鐘週期。它們通常被寫為四個用破折號分隔開的數字，例如7-8-8-24。第四個參數（RAS）經常被省略，而有時還會加入第五個參數：Command rate（命令速率），通常為2T或1T，也寫做2N、1N。這些參數指定了影響隨機存取存储器速度的潛伏時間（延遲時間）。較低的數字通常意味着更快的性能。決定系统性能的最终元素是實際的延遲時間，通常以奈秒為單位。
當將記憶體時序轉換為實際的延遲時，最重要的是注意它是以時鐘週期為單位。如果不知道時鐘週期的時間，就不可能了解一组數字是否比另一组數字更快。
舉例來說，DDR3-2000記憶體的频率是1000 MHz，其週期為1 ns。基於這個1 ns的週期，CL=7给出的絕對延遲為7 ns。而更快的DDR3-2666（時鐘1333 MHz，每個週期0.75 ns）則可能用更大的CL=9，但產生的絕對延遲6.75 ns更短。
现代DIMM包括一個串行存在檢測（SPD）ROM芯片，其中包含為自動配置推薦的記憶體時序。PC上的BIOS可能允許用戶調整時序以提高性能（存在降低穩定性的風險），或在某些情况下增加穩定性（如使用建議的時序，甚至用更高的時序）。
注意：記憶體頻寬是測量記憶體的吞吐量，並通常受到傳輸速率而非潛伏時間的限制。通過交錯（英语：Interleaved memory）訪問SDRAM的多個内部bank，有可能以峰值速率連續傳輸。可能以增加潜伏時間為代價來增加頻寬。具體來說，每個新一代的DDR記憶體都有著較高的傳輸速率，但絕對延遲則没有顯著變化，尤其是市場上首批的新一代產品，通常有著較上一代更長的延遲。
即便增加了記憶體延遲，增加記憶體頻寬也可以改善多處理器或多個執行緒組成的電腦系統的性能。更高的頻寬也可以提升沒有專用VRAM的集成顯卡的性能。
名稱
符號
定義
CAS潜伏時間（英语：CAS latency）
CL
發送一個列地址到記憶體與數據開始反應之前的週期數。這是從已經打開正確行的DRAM讀取第一比特記憶體所需的週期數。與其他數字不同，這不是最大值，而是記憶體控制器和記憶體之間必須達成的確切數字。
行地址到列地址延遲
TRCD
打開一行記憶體並訪問其中的列所需的最小時鐘週期數。從DRAM的非活動行讀取第一位記憶體的時間是TRCD + CL。
行预充電時間
TRP
發出预充電命令與打開下一行之間所需的最小時鐘週期數。從一個非正確打開行的DRAM讀取記憶體第一比特的時間是TRP + TRCD + CL。
行活動時間
TRAS
行活動命令與發出预充電命令之間所需的最小時鐘週期數。這是内部刷新行所需的時間，並與TRCD重疊。在SDRAM模組中，它只是TRCD + CL。否則，约等於TRCD + 2×CL。
備註
RAS：行地址选通脉冲，延续自异步DRAM的术语。
CAS：列地址选通脉冲，延续自异步DRAM的术语。
TWR：写入恢复时间。上一次对行的写入命令与预充电它之间必须经过的时间。通常，TRAS = TRCD + TWR。
TRC：行周期时间。TRC = TRAS + TRP。
BIOS中的处理[编辑]
在英特尔体系的系统中，内存时序和管理由内存参考代码（英语：Memory Reference Code）（MRC）处理，这是BIOS/UEFI的一部分。[1]
参考资料[编辑]
^ Posted by Alex Watson, possibly repost from original content on custompc.com [unclear]. The life and times of the modern motherboard. 2007-11-27 [23 December 2016]. （原始内容存档于2012-07-22）.